

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-212493

(43)Date of publication of application : 06.08.1999

(51)Int.Cl.

G09F 9/30
G09F 9/30
H05B 33/26

(21)Application number : 10-016288

(71)Applicant : SHARP CORP

(22)Date of filing : 29.01.1998


(72)Inventor : OGURA TAKASHI
TAKEDA HITOSHI
KAWASE NORITAKA
BAN KAZUO

(54) LIGHT EMISSION DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To conduct uniform display by preventing variance in light emission luminance even when thin-film transistors have variance in characteristics by connecting ≥ 2 scanning lines and signal lines to one unit pixel forming a light emitting element through thin-film transistors.

SOLUTION: Scanning lines Dn1 to Dn4 are connected to the gates of thin-film transistor TFTs 1 to 4, signal lines Sm1 to Sm4 are connected to the sources, and light emitting elements (m, n) are connected to the drains. Constant currents Im1 to Im4 are connected to the signal lines Sm1 to Sm4. The constant currents Im1 to Im4 are set so as to increase according to an exponential function like 1:2:4:8 proportion and then the currents of the light emitting elements (m, n) can be controlled in 16 ways, so that 16 gradations of light emission luminance can be obtained. Further, the constant current sources Im1 to Im4 are used and variance in characteristics among the thin-film transistor TFTs 1 to 4 does not affect the light emission luminance of the light emitting elements (m, n), thereby reducing variance in the light emission luminance of a display panel.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

Comments on Patent Laying Open No. 11-212493

Constant current supplies ($I_{m,1}$ - $I_{m,4}$) is connected to signal lines($S_{m,1}$ - $S_{m,4}$), respectively. Output currents of the constant current supplies are in the ratio of 1:2:4:8 to control a current of light-emitting device in 16 levels.

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-212493

(43) 公開日 平成11年(1999) 8月6日

(51) Int.Cl.⁸
G 0 9 F 9/30
H 0 5 B 33/26

識別記号
3 6 5
3 3 8

F I
G 0 9 F 9/30 3 6 5 C
3 3 8
H 0 5 B 33/26 Z

審査請求 未請求 請求項の数4 O L (全 7 頁)

(21) 出願番号 特願平10-16288

(22) 出願日 平成10年(1998) 1月29日

(71) 出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 小倉 隆

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72) 発明者 竹田 均

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72) 発明者 川瀬 徳隆

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74) 代理人 弁理士 小池 隆彌


最終頁に続く

(54) 【発明の名称】 発光表示装置

(57) 【要約】

【課題】 アクティブ素子の特性にばらつきがあっても発光素子の発光輝度のばらつきとして現れないようにし、均一な表示を実現する。

【解決手段】 絶縁性基板上に複数の走査線と複数の信号線をマトリックス状に配置し、上記走査線と信号線との交差点近傍に形成した薄膜トランジスタによって発光素子の印加電流を制御する発光表示装置において、上記走査線又は信号線にそれぞれ接続された定電流源を、発光素子を形成する単位画素1つに2以上の走査線と信号線を薄膜トランジスタを介して接続したことを特徴とする。



【特許請求の範囲】

【請求項1】 絶縁性基板上に複数の走査線と複数の信号線をマトリックス状に配置し、上記走査線と信号線との交差点近傍に形成した薄膜トランジスタによって発光素子の印加電流を制御する発光表示装置において、上記走査線又は信号線に接続された定電流源を、上記発光素子を形成する単位画素1つに2以上の走査線と信号線を薄膜トランジスタを介して接続したことを特徴とする発光表示装置。

【請求項2】 上記複数の定電流源は、指数関数で増加する電流比に設定されていることを特徴とする請求項1記載の発光表示装置。

【請求項3】 上記複数の走査線と信号線は、上記発光素子の上下、左右両側に配置されていることを特徴とする請求項1記載の発光表示装置。

【請求項4】 絶縁性基板上に上記複数の走査線と複数の信号線と薄膜トランジスタを形成し、上記走査線、信号線、薄膜トランジスタ上に絶縁膜を介して発光素子を形成したことを特徴とする請求項1記載の発光表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 この発明は、アクティブマトリックス型発光表示装置に関し、薄膜トランジスタを用いて階調表示を行う発光表示装置に関する。

【0002】

【従来の技術】 パソコン、携帯情報端末及び情報通信機器やこれらの複合商品は、軽量、薄型、低消費電力の表示装置を必要とし、液晶表示装置あるいはエレクトロルミネッセンスのような表示装置が用いられている。特に、自発光型の表示装置は視認性がよく、視角度特性も広い等の特長がある。

【0003】 薄膜トランジスタを駆動素子とするアクティブマトリックス型エレクトロルミネッセンスが、例えば特開平7-122360号公報に開示されている。これは図6に示すように、2つの薄膜トランジスタTFT1、TFT2と1つの蓄積コンデンサCで構成されるアクティブマトリックス回路により、有機エレクトロルミネッセンスの発光輝度を制御するものである。

【0004】

【発明が解決しようとする課題】 上記特許公報に記載されたアクティブマトリックス型エレクトロルミネッセンスにより、発光輝度を制御して表示することができるが、薄膜トランジスタを表示装置の全領域に亘って均一な特性を持つように作成することは非常に困難で、ばらつきを生じる。特に電流により輝度が制御される自発光型の発光素子の場合、薄膜トランジスタのゲート電圧－ソース・ドレイン電流特性やゲートのスレッショルド電圧のばらつきにより同一電圧をゲートに印加しても発光輝度にばらつきを生じる。

【0005】

【課題を解決するための手段】 本発明の特許請求の範囲の請求項1に記載の発光表示装置は、絶縁性基板上に複数の走査線と複数の信号線をマトリックス状に配置し、上記走査線と信号線との交差点近傍に形成した薄膜トランジスタによって発光素子の印加電流を制御する発光表示装置において、上記走査線又は信号線に接続された定電流源を、発光素子を形成する単位画素1つに2以上の走査線と信号線を薄膜トランジスタを介して接続したことを特徴とする。

【0006】 本発明の特許請求の範囲の請求項2に記載の発光表示装置は、請求項1記載の複数の定電流源が指数関数で増加する電流比に設定されていることを特徴とする。本発明の特許請求の範囲の請求項3に記載の発光表示装置は、請求項1記載の複数の走査線と信号線は、上記発光素子の上下、左右両側に配置されていることを特徴とする。

【0007】 本発明の特許請求の範囲の請求項4に記載の発光表示装置は、絶縁性基板上に上記複数の走査線と複数の信号線と薄膜トランジスタを形成し、上記走査線、信号線、薄膜トランジスタ上に絶縁膜を介して発光素子を形成したことを特徴とする。

【0008】 本発明は、定電流源から発光素子に電流を供給するので、薄膜トランジスタの特性にばらつきがあっても発光輝度のばらつきとして現れず、均一な表示を行うことができる。発光素子に有機エレクトロルミネッセンスの場合は定電流源による直流駆動できるので都合がよい。

【0009】 また、本発明は定電流源を指数関数で増加する電流比に設定したので、例えば電流源が4つの場合は、16階調の発光輝度が得られる。

【0010】 また、本発明は走査線、信号線、薄膜トランジスタを形成する層と発光素子を形成する層を絶縁膜で分離しているので、発光素子の形成面積は走査線、信号線、薄膜トランジスタによって減少しない。

【0011】

【発明の実施の形態】 図1は本発明の発光表示装置の等価回路図を示し、単位画素に4本の信号線と4本の走査線を配置した例を示す。図1に示すように、発光素子(m, n)に対し、それぞれ4本の信号線(Sm, 1～Sm, 4)と4本の走査線(Dn, 1～Dn, 4)が薄膜トランジスタ(TFT1～TFT4)を介して接続される。他の発光素子(m+1, n)(m, n+1)(m+1, n+1)もそれぞれ4本の信号線と4本の走査線が4つのTFTを介して接続される。薄膜トランジスタのゲートに走査線が接続され、ソースに信号線が接続され、ドレインに発光素子が接続される。信号線(Sm, 1～Sm, 4)に定電流源(I_m, 1～I_m, 4)が接続される。定電流源として、例えば電流比が1:2:4:8のように、指数関数で増加するように設定してお

くことにより、定電流源が4つの場合は発光素子の電流を16通りに制御することができ、16階調の発光輝度を得られる。また、定電流源を用いているので、薄膜トランジスタの特性のばらつきが発光素子の発光輝度に影響せず、表示パネルの発光輝度のばらつきを少なくする。

【0012】本発明に使用される薄膜トランジスタは、従来公知の材料、構造を用いることが可能である。例えば、非晶質シリコン、多結晶シリコン、微結晶シリコンを半導体材料に使用することができ、ゲート絶縁膜には SiO_2 、 SiN (Si_3N_4)、 TaO (Ta_2O_5) を使用することができ、また信号線、走査線には Ta 、 Al 、 Cu 等を使用することができる。薄膜トランジスタの構造にはスタガ型、逆スタガ型、トップゲート型を使用することができる。

【0013】発光素子は、有機エレクトロルミネッセンス(EL)、薄膜エレクトロルミネッセンス(EL)や発光ダイオードを使用することができ、有機EL素子は、金(Au)やインジウム(In)と錫(Sn)の酸化物(ITO)よりなる陽極電極と、マグネシウム(Mg)と銀(Ag)の合金、アルミニウム(Al)とリチウム(Li)の合金等よりなる陰極電極との間に有機発光層を挟んで構成される。発光層は特性改善のためホール輸送層、ホール注入層や電子輸送層、電子注入層が必要に応じてそれぞれ陽極電極と発光層の間、陰極電極と発光層の間に挿入される。有機材料には公知の材料が使用可能で、例えばホール輸送層、ホール注入層には芳香族アミン系化合物、ヒドラゾン化合物やポリビニルカルバゾール等が用いられる。発光層には8-ヒドロキシキノリンのアルミニウム錯体等の金属錯体やビススチルベンゼン誘導体等が用いられる。電子輸送層、電子注入層にはオキサジアゾール誘導体等が用いられる。

【0014】図1の等価回路図において、信号線、走査線は発光素子の左側、上側に4本配線されているが、左右、上下に2本ずつに分けて配線するのが望ましい。

【0015】(実施例1) 実施例1の平面図を図2に示し、図2のA-A'断面図を図3に示す。実施例1は2本の信号線を発光素子の左側に配線し、走査線を発光素子の上下に配線している。

【0016】この発光表示装置はガラスのような絶縁性基板上に、半導体膜としてアモルファスシリコン(a-Si)層1をプラズマCVD法により全面に成膜し、フォトリソグラフィ法により薄膜トランジスタ(TFT)11の形成領域にのみ残すよう露光及びエッチングを行う。次に窒化シリコン(Si_3N_4)からなるゲート絶縁膜2をプラズマCVD法で形成し、アモルファスシリコン(a-Si)層1上のゲート領域にのみフォトリソグラフィ法を用い、エッチングにより残す。そして、タンタル(Ta)をスパッタ法により蒸着し走査線3、信号線4の部分、ゲート電極、ドレイン電極の部分のみをフ

ォトリソグラフィ法を用い、エッチングして残す。走査線3と信号線4の交差部は絶縁層で分離した。

【0017】その後、インジウムと錫の酸化物であるITOをスパッタ法により蒸着し、画素電極部分のみを透明電極5としてエッチングして残す。透明電極5の表面を露出させ、その周囲及び透明電極5以外の部分を酸化シリコンのような絶縁層8で覆う。この露出した透明電極5の上にEL層6及び陰極電極7を積層する。EL層は、有機ELにより形成し、ホール輸送層として4、4'-ビス[N-(1-ナフチル)-N-フェニルアミノ]ピフェニル(NPD)、発光層としてトリス(8-キノリノール)アルミニウム(Alq_3)を抵抗加熱蒸着法により、この順で形成する。ホール輸送層、発光層の膜厚はそれぞれ500Åとした。陰極電極はマグネシウム(Mg)と銀(Ag)の合金を用い、抵抗加熱による共蒸着法により、マグネシウム(Mg)と銀(Ag)の蒸着レート比を10:1にして作成した。

【0018】この実施例では信号線を2本発光素子の左側に配置しているが、左右両側に配置するのが望ましい。

【0019】以上のようにして作成されたアクティブマトリックス型発光表示装置は、信号線4に定電流源(図示しない)に接続し、走査線3に順次走査信号を印加することにより、表示データ、表示画像に応じて走査線3及び信号線4を選択し、薄膜トランジスタ(TFT)11をオン状態にして、定電流源から電流を供給する。この電流が透明電極5により形成された陽極電極からEL層6、陰極電極7を流れることにより発光素子を動作させ、発光を得る。定電流源の電流比を1:2に設定することにより4階調を表示することができる。

【0020】(実施例2) 本発明の実施例2の平面図を図4に示し、図4のB-B'断面図を図5に示す。実施例2は2本の信号線を発光素子の左右にそれぞれ配線し、2本の走査線を発光素子の上下にそれぞれ配線して、4本線駆動するものである。

【0021】ガラス等の絶縁性基板上に、アモルファスシリコン(a-Si)層1、ゲート絶縁膜2、走査線3、信号線4よりなるアクティブマトリックス回路を作成する。アモルファスシリコン(a-Si)層1、ゲート絶縁膜2、走査線3、信号線4の作成方法は、走査線、信号線の交差箇所が多く絶縁層の形成箇所が多くなるが、その他は実施例1と同様である。アモルファスシリコン(a-Si)層1、ゲート絶縁膜2、走査線3、信号線4よりなるアクティブマトリックス回路を形成した後、これら表面上に紫外線硬化型樹脂を塗布し、薄膜トランジスタ(TFT)のドレイン領域にコンタクトホール9を形成して、アモルファスシリコン(a-Si)層1、ゲート絶縁膜2、走査線3、信号線4が形成する凹凸を吸収して表面を平坦化し、絶縁層8を形成する。絶縁層8の上に、コンタクトホール9を介してドレイン

領域と接続するように陰極電極7をマグネシウム(Mg)と銀(Ag)の合金を用い、実施例1と同様に作成しパターニングして形成する。この陰極電極7の上にEL層6、透明電極5を積層する。EL層は実施例1と同様に、有機ELにより形成し、NPDとAlq3で構成する。

【0022】以上のようにして作成されたアクティブマトリックス型発光表示装置は、信号線4に定電流源(図示しない)に接続し、走査線3に順次走査信号を印加することにより、表示データ、表示画像に応じて走査線3及び信号線4を選択し、薄膜トランジスタ(TFT)11をオン状態にして、定電流源から電流を供給する。この電流が透明電極5により形成された陽極電極からEL層6、陰極電極7を流れることにより発光素子を動作させ、発光を得る。信号線に接続した4つの定電流源の電流比を1:2:4:8に設定することにより16階調を表示することができる。

【0023】

【発明の効果】本発明の発光表示装置は、定電流源から発光素子に電流を供給するので、薄膜トランジスタの特性にばらつきがあっても発光輝度のばらつきとして現れず、均一な表示を行うことができる。

【0024】また、本発明は定電流源を指数関数で増加する電流比に設定したので、例えば電流源が4つの場合は、16階調の発光輝度が得られる。

【0025】また、本発明は走査線、信号線、薄膜トランジスタを形成する層と発光素子を形成する層を絶縁膜で分離しているので、発光素子の形成面積は走査線、信号線、薄膜トランジスタによって減少しない。

【図面の簡単な説明】

【図1】本発明の発光表示装置を説明する等価回路図である。

【図2】実施例1の発光表示装置の平面図である。

【図3】実施例1の発光表示装置の断面図である。

【図4】実施例2の発光表示装置の平面図である。


【図5】実施例2の発光表示装置の断面図である。

【図6】従来例の発光表示装置を説明する駆動回路である。


【符号の説明】

- 1 アモルファスシリコン(a-Si)層
- 2 ゲート絶縁膜
- 3 走査線
- 4 信号線
- 5 透明電極
- 6 EL層
- 7 陰極電極
- 8 絶縁膜
- 9 コンタクトホール
- 11 薄膜トランジスタ(TFT)


【図2】




【図3】




【图 1】




【図4】



【図5】



【図6】



フロントページの続き

(72)発明者 伴 和夫

大阪府大阪市阿倍野区長池町22番22号 シ
ヤープ株式会社内